基于DSPBuilder數(shù)字濾波器的FPGA設(shè)計
本文檔由 wolinfeng 分享于2011-07-31 12:04
摘要 現(xiàn)場可編程門陣列( FPGA) 器件廣泛應(yīng)用于數(shù)字信號處理領(lǐng)域， 而使用VHDL VerilogHDL 語言進(jìn)行設(shè)計比較復(fù)雜 提出一種采用DSP Builder 實現(xiàn)IIR數(shù)字濾波器的設(shè)計方案， 按照Matlab/Simulink/DSP Builder/Quartus 的設(shè)計流程， 設(shè)計了一個4階 IIR 低通數(shù)字濾波器， 并通過Quartus 軟件中的嵌入式邏輯分析SignalTap 對設(shè)計進(jìn)行了硬件實時測試 結(jié)果表明， 所設(shè)計的IIR數(shù)字濾波器功能正確， ..
下載文檔
收藏